В.С. Кухарук, В.А. Ухин

Цель цикла данных статей — показать возможности расчета электрических параметров печатных плат в САПР Delta Design с использованием модуля SimPCB на практическом примере интерфейса DDR.

Полная детализация проектирования DDR-интерфейсов на печатной плате здесь не рассматривается, однако в последующих материалах планируется более детально описать данный маршрут проектирования.

С установкой САПР Delta Design и модуля SimPCB (версия 4.1.1) появилась возможность:

  • рассчитывать электрические параметры для треков и дифференциальных пар в редакторе платы,

  • выполнять расчет задержек при выравнивании длин сигналов с учетом материалов печатной платы.

В программе предусмотрены два варианта расчета электрических параметров:

1. Автоматический расчет в редакторе платы, в панели свойств при выборе трека или дифф. пары

Этот метод рассмотрен в данной статье.

1.1 При выборе трека (дифф. пары) в редакторе платы в панели свойств автоматически отображаются и рассчитываются параметры:

  • в разделе Общие — задержки (выбранного сегмента и суммы всей цепи), 

  • в разделе Сигналы — задержки (выбранного сегмента и суммы всей цепи), 

  • в разделе Электрические — волновое сопротивление, емкость, индуктивность.

1.2 В этом режиме используются стек, материалы и опорные слои по умолчанию из конфигуратора слоев — вне зависимости от того, на каких слоях проложен трек.

1.3 Если опорный слой в стеке не определен, программа автоматически назначает ближайший слой в качестве опорного.

2. Предварительный расчет в калькуляторе импеданса и создания профиля импеданса

Этот метод будет рассмотрен во второй части статьи.

2.1 Расчет электрических параметров выполняется в конфигураторе слоев во вкладке калькулятора импеданса:

  • Создается профиль импеданса, где задается:  тип линии передачи, целевой импеданс, параметры материалов, опорные и сигнальные слои.

  • На основе введенных параметров в профиле импеданса рассчитывается ширина проводника(ов) (для одиночного и дифф. пары) и зазор (для дифф. пары).

  • Профиль назначается конкретному треку, дифференциальной паре или классу в редакторе правил.

2.2 Профиль назначается конкретному треку, дифференциальной паре или классу в редакторе правил.

2.3 При трассировке в редакторе платы автоматически применяются:

  • расчетная ширина проводника(ов) (для одиночного трека и дифференциальной пары),

  • зазор между проводниками (для дифференциальной пары).

⚡ Важно:

  • Расчеты первого и второго методов могут различаться из-за разных параметров материалов и опорных слоев.

  • Второй вариант имеет приоритет. Если для трека назначен профиль импеданса, то все расчеты выполняются исходя из его настроек.

При установке Delta Design возможно добавить примеры готовых печатных плат (ПП). Для анализа, приведенного в данной статье, использовался проект FPGA_IGLOO2 DevKit_ver2.0.

На данной плате реализован интерфейс DDR между:

  • ПЛИС M2GL010T-1FG484I;

  • микросхемой памяти MT46H32M16LFBF.

Интерфейс работает на сравнительно невысоких скоростях (до 512 Мбит/с), однако, как известно, даже на более низких частотах качество сигнала может значительно ухудшаться при отсутствии контроля:

  • волнового сопротивления,

  • емкости,

  • индуктивности,

  • задержек при выравнивании сигналов [1].

Конфигурация печатной платы:

  • Стек платы состоит из 10 слоев.

  • Слои 5 и 6 используются для питания.

  • Часть трассировки расположена на внешних слоях (1 и 10).

  • Основная высокоскоростная трассировка выполнена на 3 и 8 слое.

  • Остальные слои используются в качестве опорных (см. Рис. 1).

  • Материал платы — стандартный FR4 (Er = 4.1).

Рис. 1. Стек ПП FPGA_IGLOO2 DevKit_ver2.0
Рис. 1. Стек ПП FPGA_IGLOO2 DevKit_ver2.0

Структура интерфейса DDR

Рассматриваемый интерфейс состоит из нескольких групп сигналов:

  • Одиночные сигналы (данные, маска и стробовый сигнал), 2 группы (Рис. 2):

    • группа DDR0_0,

    • группа DDR0_1.

  • Сигналы, объединённые в одну группу DDR3_ADDR:

    • адресные,

    • управляющие,

    • синхросигнал в виде дифференциальной пары (Рис.3).

Рис.2.  Группы сигналов DDR0_0, DDR0_1 на 8 слое
Рис.2.  Группы сигналов DDR0_0, DDR0_1 на 8 слое
Рис.3. Группы сигналов DDR3_ADDR  на 3 и 8 слое
Рис.3. Группы сигналов DDR3_ADDR  на 3 и 8 слое

Подробный разбор первого варианта расчета

Согласно рекомендациям производителя, проводники интерфейса DDR на печатной плате должны иметь следующие значения волнового сопротивления:

  • для одиночных сигналов — 50 Ом,

  • для дифференциальных пар — 100 Ом.

Пример: сигнал MDDR_A0

Рассмотрим в редакторе платы трек MDDR_A0 (см. Рис. 4).

  • Расположение: 3-й слой (Sign2).

  • Ширина трека: 0,1 мм.

Рис.4. Свойства трека MDDR_A0
Рис.4. Свойства трека MDDR_A0

Раздел Общие

  • Длина:

    • выбранный сегмент — 3,45 мм,

    • вся цепь — 34,85 мм.

  • Задержка:

    • выбранный сегмент — 23,37 пс,

    • вся цепь — 230,13 пс (с учётом задержки в контактных площадках или выводах компонентов).

Раздел Сигналы

  • длина и задержка для всего сигнала,

  • ограничения, заданные в правилах для данного сигнала.

Раздел Электрические

  • Волновое сопротивление:

    • выбранный сегмент — 56 Ом,

    • вся цепь — 56–57 Ом (диапазон мин.-макс.).

  • Емкость:

    • выбранный сегмент — 0,41 пФ,

    • вся цепь — 4,08 пФ.

  • Индуктивность:

    • выбранный сегмент — 1,31 нГн,

    • вся цепь — 12,97 нГн.

  • Стек/Профиль: используются по умолчанию из конфигуратора слоёв.

Из результатов видно, что волновое сопротивление одиночного сигнала составляет 56 Ом, что не соответствует требуемым 50 Ом для DDR-интерфейса.

Для корректировки параметров возможны различные варианты, которые влияют на изменение волнового сопротивления, в данном примере:

  • материал и опорный слой (слой 2) - не менялся,

  • изменилась только ширина проводника на 3-м слое с 0,1 мм до 0,12 мм (см. Рис. 5).

Рис. 5. Свойства трека MDDR_A0 после изменения изменения ширины трека с 0,1 мм на 0,12 мм
Рис. 5. Свойства трека MDDR_A0 после изменения изменения ширины трека с 0,1 мм на 0,12 мм

Результаты после изменения ширины трека

После увеличения ширины проводника на 3-м слое с 0,1 мм до 0,12 мм наблюдаются изменения практически всех параметров.

Однако ключевым для нас является волновое сопротивление:

  • выбранный сегмент: 52 Ом,

  • вся цепь: 57 Ом.

Значение 52 Ом соответствует рекомендациям производителя (допускается отклонение не более ±10%).

Причина отклонений по всей цепи

Небольшое отклонения диапозона до 57 Ом связано с наличием коротких отрезков треков на внешних слоях:

  • отрезок трека на 1-м слое (B17, вывод D1),

  • отрезок трека на 10-м слое (J8, вывод DD1).

Характеристики этих отрезков:

  • ширина — 0,17 мм,

  • длина — не более 0,7 мм.

Так как данные отрезки существенно короче минимальной допустимой электрической длины на рассматриваемой частоте, отклонение волнового сопротивления можно игнорировать (см. Рис. 6).

Рис. 6. Электрические параметры кусочка трека MDDR_A0 на 1 слое
Рис. 6. Электрические параметры кусочка трека MDDR_A0 на 1 слое

Доведение параметров всей цепи до требований

Чтобы получить значение волнового сопротивления всей цепи, максимально близкое к рекомендациям производителя, увеличим ширину коротких отрезков на внешних слоях до 0,22 мм.
Результат:

  • выбранный сегмент: 50 Ом,

  • вся цепь: 52 Ом — полностью соответствует допускам производителя.

Аналогично можно рассчитать волновое сопротивление для всех одиночных треков под заданное волновое сопротивление 50 Ом интерфейса DDR.

 Рис. 7. Электрические параметры кусочка трека MDDR_A0 после изменения ширины на 0,22 мм
 Рис. 7. Электрические параметры кусочка трека MDDR_A0 после изменения ширины на 0,22 мм

Таблица 1. Сводка изменений (поэтапно).

Этап

Что изменили

Ширина (внутр. слой)

Ширина (внешн. слои, короткие отрезки)

Импеданс выбранного сегмента

Импеданс всей цепи

Начальное состояние

-

0,10 мм

0,17 мм

56 Ом

56–57 Ом

Шаг 1

Внутренний слой (Sign2)

0,12 мм

0,17 мм

52 Ом

52-57 Ом

Шаг 2 

Короткие внешние отрезки (1 и 10 слой)

0,12 мм

0,22 мм

50 Ом

50-52 Ом

Расчет п��раметров для дифференциальных пар

Поведение дифференциальных пар при изменении ширины проводников или зазора между ними аналогично одиночным трекам. При изменении параметров трассировки программа автоматически пересчитывает электрические характеристики в панели свойств.

  • В разделах Общие и Сигналы параметры рассчитываются отдельно для позитивного и негативного треков, входящих в состав дифф. пары.

  • В разделе Электрические отображаются значения волнового сопротивления:

    • выбранный сегмент (застегнутая цепь) — 99 Ом,

    • диапазон всех сегментов застегнутой цепи — 99 Ом,

    • сумма всех сегментов расстегнутой цепи — 112 Ом.

Анализ результатов для дифф. пары

  • Значение 99 Ом для застегнутой цепи соответствует целевым рекомендациям производителя (100 Ом ±10%).

  • Для расстегнутой цепи диапазон значений (112 Ом) может значительно отличаться от целевого импеданса. Это связано с тем, что при увеличении зазора между проводниками уменьшается емкость, и, как следствие, увеличивается волновое сопротивление. Однако на низких частотах такое отклонение (на коротких отрезках) не оказывает значительного влияния на качество сигнала (см. Рис. 8).

Аналогично можно рассчитать волновое сопротивление для всех дифф. пар под заданное волновое сопротивление 100 Ом интерфейса DDR.  

Рис. 8. Дифф. пара MDDR_CK_DP
Рис. 8. Дифф. пара MDDR_CK_DP

      В данной статье рассмотрен первый вариант расчета электрических параметров линий передачи на печатной плате с использованием САПР Delta Design и модуля SimPCB на примере интерфейса DDR.

Основные выводы

  1. Возможности автоматического расчета:

    • Программа позволяет получать параметры для одиночных треков и дифференциальных пар прямо в редакторе платы, включая: длину, задержку, волновое сопротивление, емкость и индуктивность.

    • Все расчеты учитывают стек и опорные слои из конфигуратора слоев.

  2. Изменение параметров для соответствия требованиям:

    • Для одиночных треков и дифф. пар  целевые значения расчетных параметров достигаются путем изменения ширины проводника или ширины и зазора для дифф. пары.

    • Изменением в структуре конфигурации слоев параметров материалов и порядком опорных слоев.

  3. Практическая применимость:

    • Даже на низких частотах контроль волнового сопротивления, емкости и индуктивности критически влияет на качество сигналов интерфейса DDR и других похожих интерфейсах.

  4. Вывод по методике:

    • Автоматический расчет в редакторе платы позволяет быстро оценить и скорректировать параметры трасс без предварительного создания профиля импеданса или использования стороннего САПР.

    • Этот подход удобен для первичного анализа, однако для полного контроля (проверки DRC) и точного соблюдения всех требований к высокоскоростным сигналам расположенным в разных слоях рекомендуется использовать профиль импеданса (второй вариант расчета), который будет рассмотрен в следующих статьях.

Список используемой литературы

  1. Печатные платы и узлы гигабитной электроники / Л.Н. Кечиев. – М.: Грифон, 2017. – 424 с. 

Комментарии (1)


  1. VT100
    06.09.2025 07:34

    Как звучит "застёгнутый/расстёгнутый" по английски? Дифференциальный/несимметричный и т.п.?